BBBのDMTIMERモジュールの使い方

概要

設定方法

ubootの設定

dtbファイルは次のようにした。
ポイントとしては、Mode設定に加えて、Inputに設定する必要がある。pullup/downは回路に合わせて設定すること。

/dts-v1/;
/plugin/;

/ {
    compatible = "ti,beaglebone", "ti,beaglebone-black";

    /* identification */
    part-number = "BB-DMTIMER";
    version = "00A0";

    exclusive-use =
        "P8.07",
        "P8.08",
        "P8.09",
        "P8.10";

    fragment@0 {
        target = <&am33xx_pinmux>;
        __overlay__ {
            timer_gpio: pinmux_timer_pins {
                pinctrl-single,pins = <
                    0x90 0x2a  /* P8.07 timer5 IN|PUPD_OFF|MODE2 1 01 010 */
                    0x94 0x2a  /* P8.08 timer6 IN|PUPD_OFF|MODE2 1 01 010 */
                    0x9C 0x2a  /* P8.09 timer5 IN|PUPD_OFF|MODE2 1 01 010 */
                    0x98 0x2a  /* P8.10 timer6 IN|PUPD_OFF|MODE2 1 01 010 */
                >;
            };
        };
    };

    fragment@1 {
        target = <&ocp>;
        __overlay__ {
            test_helper: helper {
                compatible = "bone-pinmux-helper";
                pinctrl-names = "default";
                pinctrl-0 = <&timer_gpio>;
                status = "okay";
            };
        };
    };
};

Timer moduleのenable

Clock sourceの設定

Timerの設定

TCRRは基準クロックでカウントアップしてく読み書き可能なカウンタとなている。オーバーフローする際にイベントと、必要に応じ割込みを発生させることが出来る。
書き込みはいつでも直接行えるが、TLDRに初期値を設定しておき、オーバーフロー時や、TTGRに書き込みを行う事で初期値をロードさせることも可能となっている。

TMARは32bitのカウンタとなっていて、TCRRがTMARと同一の値となった場合に、イベントを発生させることが出来る。コンペアモードで使用される。

TCAR1, TCAR2はキャプチャモードでTCRRの値を保存するための32bitカウンタとなっている。

続いて代表的な設定例について見ていく。
簡単なライブラリを作ったので、レジスタのmmapとオフセット計算はライブラリに任せることにする。main関数のみ解説するので、詳細はソースを見てほしい。

任意周波数の出力

TCRRがオーバーフローした際に、出力の極性を反転させることが出来るので、この機能を利用する。
パルス幅は1/2周期となるから、 基準クロックをFcとすると、 出力周波数Foは次式で表される。(ただし数値はuint32、Fc>Foとする)
Fo = Fc/2(-TCRR)
TCRR=-Fc/2Fo

TCRRへの初期値のロードはオーバーフローした際にTLDRの値を自動的にロードする機能を使用する。

この場合の設定は次のようになる。
TLDR=前述の式から導かれる値
TCRR=同上

TCLRレジスタは次のような設定となる。

• GPO_CFG= 0(Output)
• PT= 1(Toggle)
• TRG= 1(Trigger on overflow)
• CE= 0(Compare mode is disabled)
• AR= 1(Auto-reload timer)
• ST= 1(Start timer)

プリスケーラーを使用する必要がある場合は、PRE, PTVも適切に設定します。

#include <stdint.h>
#include <stdio.h>
#include <bbb_dmtimer.h>

int main(void){
    // initialize DMTIMER lib
    if(bbb_dmtimer_init()){
        fprintf(stderr, "Can not initialize bbb_dmtimer lib\n");
        return(1);
    }

    /*
     * DMTIMER6 configuration
     * 1MHz, 50% duty cycle
     */

    // Timer6 enable
    CM_PER[CM_PER_TIMER6_CLKCTRL] = MODULE_ENABLED;         // Set 0x44E000F0 to 0x02
    // Set TCRR clock source
    CM_DPLL[CLKSEL_TIMER6_CLK] = CLK_M_OSC;                 // Set 0x44E0051C to 0x1
    // Set TLDR value(1/2 wave length)
    DMTIMER[6][TLDR] = (uint32_t)(-12);                     // Set 0x48048040 to 0xFFFFFFF4
    // Set initial TCRR value
    DMTIMER[6][TCRR] = DMTIMER[6][TLDR];                    // Set 0x4804803C to 0xFFFFFFF4

    // Set free run cuonter
    // GPO_CFG[14]   = 0(Output)
    // CAPT_MODE[13] = X(Don't care)
    // PT[12]        = 1(Toggle)
    // TRG[11-10]    = 1(Trigger on overflow)
    // TCM[9-8]      = X(Don't care)
    // SCPWM[7]      = X(Don't care)
    // CE[6]         = 0(Compare mode is disabled)
    // PRE[5]        = 0(Prescaler disable)
    // PTV[4-2]      = X(Don't care)
    // AR[1]         = 1(Auto-reload timer)
    // ST[0]         = 1(Start timer)
    DMTIMER[6][TCLR] = 0x1403;                              // Set 0x48048038 to 0x1403

    bbb_dmtimer_free();
    return(0);
}

任意のデューティー比の信号出力(PWM)

前述の任意周波数出力の設定に加えてCompare Modeを利用し、TCRR==TMARとなった際にもイベントを発生させて極性を反転させる。
TCRR～0xffffffffの間の任意の値にTMARを設定する。

TCLRレジスタは次のような設定となる。

• GPO_CFG= 0(Output)
• PT= 1(Toggle)
• TRG= 1(Trigger on overflow)
• CE= 1(Compare mode is enabled)
• AR= 1(Auto-reload timer)
• ST= 1(Start timer)

ドキュメントのSCPWMの説明がわかりにくいが、1に設定すると極性が反転するので、都合の良い方を選択すればよい。

#include <stdint.h>
#include <stdio.h>
#include <bbb_dmtimer.h>

int main(void){
    // initialize DMTIMER lib
    if(bbb_dmtimer_init()){
        fprintf(stderr, "Can not initialize bbb_dmtimer lib\n");
        return(1);
    }

    /*
     * DMTIMER5 configuration
     * 1KHz, 25% duty cycle
     */

    // Timer5 enable
    CM_PER[CM_PER_TIMER5_CLKCTRL] = MODULE_ENABLED;         // Set 0x44E000EC to 0x02

    // Set TCRR clock source
    CM_DPLL[CLKSEL_TIMER5_CLK] = CLK_M_OSC;                 // Set 0x44E00518 to 0x1

    // Set TLDR value(wave length)
    DMTIMER[5][TLDR] = (uint32_t)(-24000);                  // Set 0x48046040 to 0xFFFFFFA240

    // Set initial TCRR value
    DMTIMER[5][TCRR] = DMTIMER[5][TLDR];                    // Set 0x4804603C to 0xFAAAAAAB

    // Set match value of falling edge
    DMTIMER[5][TMAR] = (uint32_t)(-18000);                  // Set 0x4804604C to 0xFFFFFF6960

    // Set PWM
    // GPO_CFG[14]   = 0(Output)
    // CAPT_MODE[13] = X(Don't care)
    // PT[12]        = 1(Toggle)
    // TRG[11-10]    = 2(Trigger on overflow and match)
    // TCM[9-8]      = X(Don't care)
    // SCPWM[7]      = 0
    // CE[6]         = 1(Compare mode is enableed)
    // PRE[5]        = 0(Prescaler disable)
    // PTV[4-2]      = X(Don't care)
    // AR[1]         = 1(Auto-reload timer)
    // ST[0]         = 1(Start timer)
    DMTIMER[5][TCLR] = 0x1843;                                // Set 0x48046038 to 0x18C3

    bbb_dmtimer_free();
    return(0);
}

時間測定(周波数測定)

タイマーI/Oを入力に設定し、Capture modeを使用して入力信号でTCRRの値をキャプチャさせる。
2回キャプチャして、それぞれの値をTCAR1, TCAR2に保存する機能があるので、これを利用する。
キャプチャが完了すると、割り込みを発生し、キャプチャは停止するので、測定値を読み込んだ後、プログラムで割込みフラグをリセットし次の測定を開始させる。

TCRRがオーバーフローした際は0に戻ってほしいので、TLDR=0, AR=1とする必要がある。TCRRの初期値は何でも構わないので初期化は不要である。

TCLRレジスタは次のような設定となる。

• GPO_CFG= 1(Input)
• CAPT_MODE= 1(Capture on second event)
• TRG= 00(No trigger)
• TCM= 01(Rising edge)
• CE= 0(Compare mode is disabled)
• PRE= 0(Prescaler is disabled)
• AR= 1(Auto-reload timer)
• ST= 1(Start timer)

割込みはIRQENABLE_SETレジスタで有効に設定し、発生はIRQSTATUSで読み取れる。クリアはIRQSTATUSの該当フラグに1を書き込むことにより行う。0を書き込むわけではないので注意。

割込みと言っても、OS上のプログラムに割込みがかかるわけではないので、発生はIRQSTATUSレジスタをポーリングする事で確認する。
IRQSTATUSにTCAR_EN_FLAGがセットされていれば、キャプチャが完了しているから、TCAR2-TCAR2 Clockが周期となる。

この方法は比較的測定周期が長い場合に適当である。周波数が高くなると分解能が下がるので、数百khz程度までが実用範囲だろう。より高い周波数を測定したい場合は、tclkinに測定対象の信号を入力してTCRRを回しておき、別のタイマ信号でキャプチャを行わせればよいだろう。

#include <stdint.h>
#include <stdio.h>
#include <bbb_dmtimer.h>

int main(void){
    // initialize DMTIMER lib
    if(bbb_dmtimer_init()){
        fprintf(stderr, "Can not initialize bbb_dmtimer lib\n");
        return(1);
    }

    // Timer6 enable
    CM_PER[CM_PER_TIMER6_CLKCTRL] = MODULE_ENABLED;         // Set 0x44E000F0 to 0x02
    // Set TCRR clock source
    CM_DPLL[CLKSEL_TIMER6_CLK] = CLK_M_OSC;                 // Set 0x44E0051C to 0x1
    // Set TLDR value
    DMTIMER[6][TLDR] = 0;                                   // Set 0x48048040 to 0x0
    // Omit TCRR initialization because any value is OK.
    // Set interrupt
    DMTIMER[6][IRQENABLE_SET] |= TCAR_EN_FLAG;              // Set 0x48048040 to 0x4
    // Clear interrupt flag
    DMTIMER[6][IRQSTATUS] |= TCAR_EN_FLAG;                  // Set 0x48048040 to 0x4

    // Set free run cuonter
    // GPO_CFG[14]   = 1(Input)
    // CAPT_MODE[13] = 1(Capture on second event)
    // PT[12]        = X(Don't care)
    // TRG[11-10]    = 00(No trigger)
    // TCM[9-8]      = 01(Capture on low to high transition)
    // SCPWM[7]      = X(Don't care)
    // CE[6]         = 0(Compare mode is disabled)
    // PRE[5]        = 0(Prescaler disable)
    // PTV[4-2]      = X(Don't care)
    // AR[1]         = 1(Auto-reload timer)
    // ST[0]         = 1(Start timer)
    DMTIMER[6][TCLR] = 0x6103;                              // Set 0x48048038 to 0x6103

    while(1){
        if(DMTIMER[6][IRQSTATUS]){
            uint32_t cycle = DMTIMER[6][TCAR2] - DMTIMER[6][TCAR1];
            printf("%.2f Hz\n", (float)24000000/cycle);
            // Clear interrupt flag
            DMTIMER[6][IRQSTATUS] |= TCAR_EN_FLAG;
        }
    }

    // not reach
    bbb_dmtimer_free();
    return(0);
}

ソースファイル

おまけ

Debianではdevmem2が無くなっていしまったようだが、busyboxコマンドが同様の機能を持っているので、これを使ってシェルからレジスタの変更や状態の確認が行える。
使用例

#!/bin/sh
#
# shell script example
#

# Mux is set to timer, universal cape draiver is required
config-pin p9.19 timer
config-pin p9.20 timer

# CM_PER_TIMER6_CLKCTRL
busybox devmem 0x44E000F0 32 0x02
# CLKSEL_TIMER6_CLK
busybox devmem 0x44E0051C 32 0x1
# DMTIMER6 TLDR
busybox devmem 0x48048040 32 0xFFFFFFF4
# DMTIMER6 TCRR
busybox devmem 0x4804803C 32 0xFFFFFFF4
# DMTIMER6 TLCR
busybox devmem 0x48048038 32 0x1403

busybox devmem 0x44E000F0 32
busybox devmem 0x44E0051C 32
busybox devmem 0x48048040 32
busybox devmem 0x4804803C 32
busybox devmem 0x48048038 32